Home / HDL Designer

HDL Designer

Eine umfassende HDL-Entwurfsumgebung, die einen strukturierten FPGA/ASIC-Design-Flow gewährleistet

HDL Designer ist eine leistungsstarke HDL-basierte Umgebung, die sowohl von einzelnen Ingenieuren als auch von Entwicklungsteams weltweit zur Analyse, Erstellung und Verwaltung komplexer FPGA- und ASIC-Designs verwendet wird.
HDL Designer kombiniert tiefgreifende Analysefunktionen, fortschrittliche Editoren und ein vollständiges Projekt- und Flowmanagement , um eine HDL-Designumgebung bereitzustellen, die die Produktivität von Ingenieuren und Teams (vor Ort oder Remote) erhöht und einen wiederholbaren und vorhersehbaren Designprozess ermöglicht.

WARUM HDL DESIGNER?

cadlog-icon-04
INTERAKTIVE HDL-VISUALISIERUNGS UND -ERSTELLUNGSWERKZEUGE

Ganz gleich, ob ein Team ein Design von Grund auf neu erstellt oder RTL zur Wiederverwendung evaluiert, HDL Designer ist Teil einer kompletten Designlösung für die FPGA- und ASIC-Entwicklung. Er hilft Ingenieurteams bei der Analyse, Erstellung und Verwaltung ihrer komplexen Designs.

cadlog-icon-02
SCHNELLES DESIGN MIT OPTIMALEN METHODEN

Das effiziente Entwerfen und Erstellen großer Designs aus IP erfordert mehr als nur das Schreiben von RTL. Die HDL Designer-Serie bietet Ingenieuren eine Reihe von fortschrittlichen Design-Editoren, die die Entwicklung erleichtern: schnittstellenbasierte Design-Tabellen und State-Machine-Editing.

cadlog-icon-03
SCHNELLE BEWERTUNG DER QUALITÄT VON NEUEM UND WIEDERVERWENDETEM CODE

Hand in Hand mit der Codeerstellung geht die Codeanalyse. HDL Designer unterstützt Ingenieure bei der Analyse komplexer RTL-Designs und bietet eine Analyse der Code-Integrität, der Vollständigkeit von Verbindungen, der HDL-Codequalität und der Design-Visualisierung.

cadlog-icon-01
VERWALTUNG DES CODES WÄHREND DES GESAMTEN ENTWICKLUNGSABLAUFS

In Verbindung mit der Design-Erstellung und -Analyse ist das Design-Management die dritte wichtige Aufgabe für Designer. Neben der Verwaltung der Entwurfsdaten müssen die Teams auch das Projekt während des gesamten Entwurfsablaufs verwalten. HDL Designer löst das Problem der Entwurfsverwaltung, indem es dem Designer Schnittstellen zu anderen Entwurfswerkzeugen innerhalb des Flows zur Verfügung stellt; Daten- und Versionsverwaltungslösungen.

AUTOMATISIERTE ENTWURFSPRÜFUNG MIT HDL DESIGNER

Die mit HDL Designer durchgeführte automatisierte Entwurfsprüfung reduziert die Projektkosten und verbessert die Qualität des HDL-Codes. Die Automatisierung verringert den manuellen Code-Review-Aufwand, beschleunigt die HDL-Code-Prüfung und identifiziert Designfehler frühzeitig im Entwicklungszyklus bereits vor der Simulation, Synthese und Produktion,violation wo es weniger kostspielig und einfacher ist, die Verstöße zu korrigieren.

Die Entwurfsprüfung, die interaktiv oder über Batch-Prozesse ausgeführt werden kann, identifiziert Verstöße gegen die Schaltungsimplementierung durch die integrierte Synthese-Engine, wendet die Prüfungen designweit an, um Verstöße über Modulgrenzen hinweg zu identifizieren, und erzwingt Kodierungsstilregeln für Lesbarkeit, Wiederverwendbarkeit und Kodierungskonsistenz. Die sieben vorkonfigurierten Regelsätze - einschließlich des DO-254-Regelsatzes - helfen bei der Umsetzung der Designüberprüfung, während die parametrisierbaren Prüfungen die Erstellung von kundenspezifischen Regelsätzen und Richtlinien ermöglichen.

Qualitätsmetriken und Verletzungsergebnisse werden in den Designprüfungs-Berichten zusammengefasst und beschleunigen den Designprüfungs-Prozess. Regelverletzungen werden mit Querverweisen auf den HDL-Code und grafische Quellansichten versehen, um die Fehlersuche zu erleichtern.

HDL DESIGNER MACHT IHREN ENTWURFSPROZESS EFFIZIENTER

Finden Sie mehr heraus über den HDL Designer

Laden Sie die Broschüre herunter, um mehr über die FPGA Requirements Tracking mit Reqtracer zu erfahren.

Tools für FPGA/ASIC Design

Code Coverage Analysis

Questa Base

Entdecken Sie den Simulator der nächsten Generation, der auf der bewährten QuestaSim-Engine basiert. Erleben Sie...

Discover
questa-autocheck-depuracion-rtl

Questa AutoCheck

Questa AutoCheck ist eine vollautomatische App zur formalen Fehlersuche. Es hilft Ihnen, Fehler aufgrund von...

Discover
questa cdc

Questa CDC

Questa CDC von Siemens identifiziert Fehler mithilfe einer Strukturanalyse, um Taktdomänen, Synchronisierer und Strukturen mit...

Discover
HDL Designer

HDL Designer

HDL Designer bietet eine umfassende HDL-Entwurfsumgebung, die einen strukturierten FPGA/ASIC Design Flow gewährleistet.

Discover
questa advanced simulator

Questa Advanced Simulator

Der Questa Advanced Simulator ist ein Simulator und eine Debug-Engine, die das Risiko bei der...

Discover
questa verification ip

Questa Verification IP

Questa Verification IP befreit Ingenieure von der Zeit, die sie für die Entwicklung von BFMs,...

Discover

Find out more about lorem ipsium

Sorry, we couldn't find any posts. Please try a different search.

Sie wünschen mehr Information über HDL Designer?

Kontaktieren Sie uns und wir beantworten Ihre Fragen so schnell wie möglich.

    Ich erkläre mich damit einverstanden, von der Cadlog Group gelegentlich Mitteilungen über Produkte, Dienstleistungen und kostenlose Veranstaltungen sowie andere Inhalte, die für mich von Interesse sein könnten, zu erhalten.

    Ich habe die Datenschutzbestimmungen geprüft (siehe Link in der Fußzeile).

    Nach oben scrollen