FPGA Design Verification mit Questa Prime
Eine flexible, automatisierte Lösung für das Verifikationsmanagement
Die Questa-Verifikationslösung ist eine Suite von Technologien, Methodiken und Bibliotheken für die moderne ASIC- und FPGA-Design-Verifikation.
WARUM QUESTA PRIME FÜR DIE FPGA DESIGN VERIFIKATION?
Hochproduktiv
Hochproduktive, fortschrittliche Verifikationslösung mit Verifikationsmanagement für den Abdeckungsgrad großer, komplexer elektronischer Systeme
Einfache Bedienung
Einfache Bedienung, schnelle Fehlerbehebungszeit durch native Assertions und eine vollständige Debug-Umgebung mit mehreren Abstraktionen und Sprachen, einschließlich Debugging auf Transaktionsebene.
Automatisierte Testentwicklung
Generierung von Stimuli nach dem Zufallsprinzip zur Automatisierung der Testentwicklung.
Erweiterte Testbenches
Native erweiterte SystemVerilog-Testbench-Funktionen mit OVM und UVM - kombiniert mit einzigartigen Debug-Funktionen zur Vereinfachung der Entwicklung und des Debuggens von erweiterten Testbenches.
Whitepaper
Dieser Bericht stellt die Ergebnisse der 2020 Wilson Research Group Functional Verification Study vor, die sich auf das Segment der Field-Programmable Gate Arrays (FPGA) konzentriert. Die Ergebnisse dieser Studie bieten einen wertvollen Einblick in den Zustand des heutigen FPGA-Marktes, sowohl in Bezug auf Design- als auch auf Verifizierungstrends.
HOHE LEISTUNG UND KAPAZITÄT IN DER FPGA-DESIGNVERIFIKATION
| HOHE LEISTUNG UND KAPAZITÄT IN DER FPGA-DESIGNVERIFIKATION
Der Questa Advanced Simulator for FPGA Design Verification erreicht eine branchenführende Leistung und Kapazität durch sehr aggressive, globale Kompilierungs- und Simulationsoptimierungsalgorithmen für SystemVerilog und VHDL, die die SystemVerilog- und gemischte VHDL/SystemVerilog-RTL-Simulationsleistung um das bis zu 10-fache verbessern. Questa unterstützt außerdem eine sehr schnelle Time-to-Next-Simulation und ein effektives Bibliotheksmanagement, wobei die hohe Leistung durch einzigartige Fähigkeiten zur Voroptimierung und zur Definition der Debug-Sichtbarkeit auf Blockbasis beibehalten wird, welches eine dramatische Verbesserung des Regressionsdurchsatzes um das bis zu Dreifache bei der Ausführung einer großen Testsuite ermöglicht.
Um die Simulationsleistung für große Designs mit langen Simulationszeiten zu erhöhen, bietet Questa auch eine Multi-Core-Option. Questa Multi-Core nutzt die Vorteile moderner Computersysteme, indem es das Design partitioniert, um es parallel auf mehreren CPUs oder Computern laufen zu lassen, wobei die Partitionen entweder automatisch oder manuell gesteuert werden. Um eine noch höhere Leistung zu erreichen, unterstützt Questa TBX, die leistungsstärkste Transaktionslevel-Verbindung zur Veloce-Plattform, die eine 100-fache Leistungssteigerung mit Debug-Transparenz und einem gemeinsamen Testbench ermöglicht. |
Entdecken Sie die Questa Verification Solution
Erfahren Sie, wie und warum Questa die branchenführende Lösung für Verifikation ist.
Tools für Simulation and Verifikation
Questa Base
Entdecken Sie den Simulator der nächsten Generation, der auf der bewährten QuestaSim-Engine basiert. Erleben Sie...
Questa Advanced Simulator
Der Questa Advanced Simulator ist ein Simulator und eine Debug-Engine, die das Risiko bei der...
Questa Verification IP
Questa Verification IP befreit Ingenieure von der Zeit, die sie für die Entwicklung von BFMs,...
FPGA Design Verification mit Questa Prime
Die Questa-Verifikationslösung ist eine Suite von Technologien, Methodologien und Bibliotheken für die moderne ASIC- und...
Find out more about lorem ipsium
Sie möchten mehr Informationen über FPGA Design & Verifikation?
Kontaktieren Sie uns, gemeinsam entdecken wir alle Lösungen passend für Ihre ASIC/FPGA Designs.