Questa Verification IP
Ein integraler Bestandteil der Enterprise Verification Platform von Siemens Digital Industries Software
Heutige Designs stützen sich in hohem Maße auf eine wachsende Vielfalt komplexer, dem Industriestandard entsprechender Schnittstellenprotokolle. Questa Verification IP (QVIP) ermöglicht Ingenieuren, diese Komplexität effektiv zu bewältigen, indem es Prüfungen zur Sicherstellung der Protokollkonformität bereitstellt, eine umfassende Konformitätstestsuite bietet und die Möglichkeit, die Coveragedaten zu sammeln und zu analysieren.
Questa Verification IP (QVIP) befreit die Ingenieure von der Zeit, die sie für die Entwicklung von BFMs, Verifikationskomponenten oder VIPs aufwenden müssen, so dass sie sich auf die wesentlichen Aspekte ihrer Designs konzentrieren können.
GROSSE BIBLIOTHEK VON PROTOKOLLEN UND SPEICHERMODELLEN IN QUESTA VERIFICATION IP
Questa Verification IP unterstützt eine große Bibliothek von Industriestandard-Protokoll- und Speicherschnittstellen und -geräten. Es enthält standardmäßige SystemVerilog-UVM-Komponenten unter Verwendung einer konsistenten, gemeinsamen Architektur, die eine schnelle Bereitstellung und gemeinsame Nutzung mehrerer Protokolle und Speichermodelle innerhalb eines Verifikationsteams ermöglicht.
Testpläne, Konformitätstests, Testsequenzen und Protokollabdeckung sind alle als SystemVerilog- und XML-Quellcode enthalten, wodurch eine einfache Wiederverwendung, Erweiterung und Fehlersuche ermöglicht wird. Alle QVIP-Komponenten enthalten einen umfassenden Satz von Protokollprüfungen, Fehlerinjektion und Debug-Funktionen.
Formats supported by Questa Verification IP
Die Verifikationsplattform von Siemens umfasst komplette Verifikationslösungen für alle Arten von Designs:
Find out more about lorem ipsium
Tools für Simulation und Verifikation
Questa Base
Entdecken Sie den Simulator der nächsten Generation, der auf der bewährten QuestaSim-Engine basiert. Erleben Sie...
Questa Advanced Simulator
Der Questa Advanced Simulator ist ein Simulator und eine Debug-Engine, die das Risiko bei der...
FPGA Design Verification mit Questa Prime
Die Questa-Verifikationslösung ist eine Suite von Technologien, Methodologien und Bibliotheken für die moderne ASIC- und...
Questa Verification IP
Laden Sie die Broschüre herunter um zu erfahren, wie QVIP maximale Produktivität und Sicherheit für die Verifikation von Block-Level, Subsystemen und SoC Designs gewährleistet.
Sie wünschen mehr Informationen aüber Questa Verification IP?
Contact us and we will answer your doubts and curiosities as soon as possible.
Kostenlose Demo buchen
Vereinbaren Sie einen Termin mit einem unserer Experten, um die Software in der Praxis zu sehen!
Der Experte zeigt Ihnen kostenlos, wie Sie die Software einsetzen können, um die spezifischen Herausforderungen zu meistern, die Ihre Projekte an Ihr Team und Ihr Unternehmen stellen.